Lenguajes de descripción de hardware para el diseño de FPGA - Curso Virtual - Coursera Verified listing

Este curso también se puede tomar para crédito académico como ECEA 5361, parte de la Maestría en Ciencias en Ingeniería Eléctrica de CU Boulder. Los lenguajes de descripción de hardware para diseño lógico permiten a los estudiantes diseñar circuitos utilizando VHDL y Verilog, los métodos de diseño más extendidos para el diseño de FPGA. Utiliza procesos de aprendizaje naturales para facilitar el aprendizaje de los idiomas. Primero se presentan ejemplos simples, luego las reglas del lenguaje y la sintaxis, seguidos de ejemplos más complejos y, finalmente, el uso de simulaciones de banco de pruebas para verificar la corrección de los diseños. Las presentaciones de conferencias se refuerzan con muchos problemas de ejemplo de programación para que se adquiera habilidad en los idiomas. Después de completar este curso, cada estudiante tendrá un dominio fundamental en ambos idiomas,